

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-214317

(43)Date of publication of application : 06.08.1999

(51)Int.Cl.

H01L 21/205  
C23C 16/44

(21)Application number : 10-029199

(71)Applicant : KOKUSAI ELECTRIC CO LTD

(22)Date of filing : 27.01.1998


(72)Inventor : TAKAHASHI SATORU

## (54) TREATMENT APPARATUS AND METHOD FOR SUBSTRATE

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a treatment apparatus and a method for a substrate for reducing the working time and the number of repetitions of maintenance, by preventing a byproduct from being deposited by a gas flow around the substrate.

**SOLUTION:** A semiconductor processing apparatus 100 in a single wafer processing cold-wall method has a nitrogen purge lines 61, 62, and 63 connected to a turbomolecular pump connection flange 21, an interface flange 22, and a bellows 23. While a film is formed in a process, a semiconductor wafer 32 is heated by a plate heater 31, and at the same time, the nitrogen a flow of a process gas 41 is purged by a nitrogen gas from the purge lines 61, 62, and 63 to prevent a wrap around flow of the process gas 41. Then, a byproduct caused by the accumulation of the process gas 41 is prevented from being deposited thereon.



## LEGAL STATUS

[Date of request for examination]

29.09.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-214317

(43) 公開日 平成11年(1999) 8月6日

(51) Int.Cl.<sup>6</sup>

識別記号

F I

H 0 1 L 21/205

H 0 1 L 21/205

C 2 3 C 16/44

C 2 3 C 16/44

D

審査請求 未請求 請求項の数 2 F D (全 4 頁)

(21) 出願番号 特願平10-29199

(22) 出願日 平成10年(1998) 1月27日

(71) 出願人 000001122

国際電気株式会社

東京都中野区東中野三丁目14番20号

(72) 発明者 高橋 哲

東京都中野区東中野三丁目14番20号 国際  
電気株式会社内


(74) 代理人 弁理士 宮本 治彦

(54) 【発明の名称】 基板処理装置および基板処理方法

(57) 【要約】

【課題】 プロセスガスの回り込みによる反応副生成物の析出を抑え、メンテナンスの回数や作業時間を低減可能な基板処理装置及び基板処理方法を提供する。

【解決手段】 枚葉コールドウォール方式半導体製造装置100において、ターボ分子ポンプ接続フランジ21、インターフェースフランジ22及びベローズ23とそれぞれ接続されるN<sub>2</sub> パージライン61、62、63を設ける。成膜時においては、半導体ウェーハ32をプレートヒータ31で加熱しつつ、プロセスガス41の流れに対し、N<sub>2</sub> パージライン61、62、63よりN<sub>2</sub> パージを行い、プロセスガス41の回り込みを防ぎ、プロセスガス41の滞留により析出する反応副生成物の付着を防止する。



## 【特許請求の範囲】

【請求項1】電子部品製造用基板に成膜を行う反応室と、前記反応室に連通する空間をその内部に備える部材と、前記反応室における前記電子部品製造用基板への成膜中に、前記部材内の前記空間に不活性ガスを流入する不活性ガス流入手段と、を備えることを特徴とする基板処理装置。

【請求項2】電子部品製造用基板に成膜を行う反応室と、前記反応室に連通する空間をその内部に備える部材と、前記部材内の前記空間に不活性ガスを流入可能な不活性ガス流入手段とを備える基板処理装置を使用して、前記反応室における前記電子部品製造用基板への成膜中に、前記不活性ガス流入手段により前記部材内の前記空間に不活性ガスを流入させることを特徴とする基板処理方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は基板処理装置および基板処理方法に関し、特に、枚葉コールドウォール方式半導体製造装置およびそれを使用した成膜方法に関する。

## 【0002】

【従来の技術】従来の枚葉コールドウォール方式半導体製造装置は、例えば図2のような構造であり、この様な装置は、プレートヒータ31の周辺のみが高温でありそれ以外の領域の温度は低い、いわゆるコールドウォール炉である。従って、そのような温度の低い領域には反応副生成物が付着し易く、プロセス時には、以下の様な問題があった。

【0003】(1) プレートヒータ31などを昇降する昇降機構の軸33とベローズ23との間に隙間があり、その隙間に反応室10からプロセスガス41が流れ込みやすく、又抜けにくい、ため、反応副生成物82が析出する。

【0004】(2) 搬送室27と反応室10を接続するインターフェースフランジ22においては、ゲートバルブ26が閉状態のとき、プロセスガス41が溜り、反応副生成物83が析出する。

【0005】(3) ターボ分子ポンプ接続フランジ81においても、(2)と同様、ゲートバルブ24が閉状態のとき、反応副生成物81が析出する。

## 【0006】

【発明が解決しようとする課題】本発明の目的は、従来技術の問題点のプロセスガスの回り込みによる反応副生成物の析出を抑え、メンテナンス回数及び、メンテナンス時の作業時間を低減することのできる基板処理装置および基板処理方法を提供することにある。

## 【0007】

【課題を解決するための手段】請求項1によれば、電子

部品製造用基板に成膜を行う反応室と、前記反応室に連通する空間をその内部に備える部材と、前記反応室における前記電子部品製造用基板への成膜中に、前記部材内の前記空間に不活性ガスを流入する不活性ガス流入手段と、を備えることを特徴とする基板処理装置が提供される。

【0008】請求項2によれば、電子部品製造用基板に成膜を行う反応室と、前記反応室に連通する空間をその内部に備える部材と、前記部材内の前記空間に不活性ガスを流入可能な不活性ガス流入手段とを備える基板処理装置を使用して、前記反応室における前記電子部品製造用基板への成膜中に、前記不活性ガス流入手段により前記部材内の前記空間に不活性ガスを流入させることを特徴とする基板処理方法が提供される。

【0009】不活性ガスとしては好ましくはN<sub>2</sub>、ガスが使用される。

【0010】本発明が適用される好適な電子部品製造用基板としては、半導体ウェーハ、特にシリコンウェーハが挙げられる。また液晶表示素子製造用ガラス基板にも本発明は好適に適用される。

【0011】本発明の基板処理装置としては、被処理基板を加熱するプレートヒータ等の加熱手段およびその周辺のみが高温でありそれ以外の領域の温度は低い、いわゆるコールドウォール型の基板処理装置が好適に使用される。

【0012】また、本発明の基板処理装置としては、枚葉式または2枚あるいは少数枚数の基板を同時処理する装置が好適に使用される。

## 【0013】

【発明の実施の形態】次に、本発明の一実施の形態を図面を参照して説明する。

【0014】図1は、本発明の一実施の形態の半導体製造装置およびそれを用いた半導体基板処理方法を説明するための概略断面図である。

【0015】この枚葉コールドウォール方式半導体製造装置100は、反応室10と搬送室27とを備えている。

【0016】反応室10と搬送室27との間にはこれらを接続するインターフェースフランジ22が設けられている。インターフェースフランジ22はその一端において反応室10の側壁13の開開口部16を介して反応室10と連通し、他端において搬送室27に連通している。搬送室27側にはゲートバルブ26が設けられ、搬送室27とインターフェースフランジ22との間を連通し、また遮断することができるようになっている。

【0017】反応室10内には、半導体ウェーハ32を搭載可能なプレートヒータ31が設けられている。この半導体製造装置100は、プレートヒータ31およびその周辺のみが加熱され、それ以外の領域の温度は低い、いわゆるコールドウォール型の成膜装置である。

【0018】反応室10の天井部11側からプロセスガスが導入され、上部シャワーヘッド（図示せず。）を介してプロセスガス41が均一に分散してプレートヒータ31上の半導体ウェーハに向かって流れるように構成されている。

【0019】プレートヒータ31の下部には昇降可能な軸33が結合されており、軸33を昇降させることによってプレートヒータ31を昇降させることができる。反応室10の底板14の開口部17を貫通して軸33が昇降可能となっており、軸33の下側はベローズ23内に収容され、軸33の下端はベローズ23の下端に接続されている。ベローズ23内の空間は開口17を介して反応室10内と連通している。

【0020】ターボ分子ポンプ接続フランジ21が、反応室10の側壁12の開口部15を介して、反応室10内と連通して設けられている。ターボ分子ポンプ接続フランジ21の下端には、ゲートバルブ24を介してバージ用ターボ分子ポンプ25が接続されている。

【0021】さらに、この枚葉コールドウォール方式半導体製造装置100は、N<sub>2</sub>ライン50を備えている。N<sub>2</sub>ライン50はマスフローコントローラ51を備えており、N<sub>2</sub>ライン50全体の流量を調整できるようになっている。また、マスフローコントローラ51の下流側にはエアバルブ52を備えている。

【0022】N<sub>2</sub>ライン50は、エアバルブ52の下流側において、3本のN<sub>2</sub>バージライン61、62、63に分岐している。N<sub>2</sub>バージライン61、62、63は、ニードルバルブ71、72、73をそれぞれ備えており、N<sub>2</sub>バージライン61、62、63のそれぞれのN<sub>2</sub>ガス流量を調整できるようになっている。N<sub>2</sub>バージライン61はバージポート64を介してターボ分子ポンプ接続フランジ21に接続され、N<sub>2</sub>バージライン62はバージポート65を介してインターフェースフランジ22と接続され、N<sub>2</sub>バージライン63はバージポート66を介してベローズ23と接続されている。

【0023】なお、このコールドウォール方式半導体製造装置100は、半導体ウェーハ1枚毎に成膜を行ういわゆる枚葉式の成膜装置である。

【0024】成膜時においては、半導体ウェーハ32をプレートヒータ31で加熱しつつ、上部シャワーヘッド（図示せず。）より放出されるプロセスガス41の流れに対し、N<sub>2</sub>バージライン61、62、63よりN<sub>2</sub>バージを行い、プロセスガスの回り込みを防ぎ、プロセスガスの滞留により析出する反応副生成物の付着をN<sub>2</sub>バージにより防止する。

【0025】すなわち、N<sub>2</sub>バージライン61によりターボ分子ポンプ接続フランジ81にN<sub>2</sub>バージを行うことにより、ターボ分子ポンプ接続フランジ81内に反応副生成物が析出するのを防止し、N<sub>2</sub>バージライン62によりインターフェースフランジ22にN<sub>2</sub>バージを行

うことにより、プロセスガス41が溜ってインターフェースフランジ22内に反応副生成物が析出するのを防止し、また、N<sub>2</sub>バージライン63によりベローズ23内にN<sub>2</sub>バージを行うことにより、軸33とベローズ23との間の反応室10からプロセスガス41が流れ込んで反応副生成物が析出するのを防止する。

【0026】このように、N<sub>2</sub>バージをプロセス時に反応炉壁面に対して行うことにより、次の作用・効果が得られる。

10 【0027】（1）自然にプロセスガスが流れにくい部分にN<sub>2</sub>バージを行うことによって、ガス溜りを防止することができる。

【0028】（2）壁面にバージを行うことで、プロセスガスが付着することを防ぎ、反応副生成物の析出を抑えることができる。

【0029】（3）反応副生成物の析出の低下により、メンテナンス回数の低減及びメンテナンス作業時間の短縮を図ることができる。

20 【0030】（4）反応副生成物の析出の低下により、パーティクルの発生を抑えることができ、歩留まりを良くすることができる。

【0031】

【発明の効果】本発明の基板処理装置および基板処理方法において、不活性ガスを成膜中に流入させることによる効果として、以下の点が挙げられる。

【0032】（1）自然にプロセスガスが流れにくい部分に不活性ガスによるバージを行うことによって、ガス溜りを防止することができる。

30 【0033】（2）不活性ガスによるバージを行うことで、プロセスガスが付着することを防ぎ、反応副生成物の析出を抑えることができる。

【0034】（3）反応副生成物の析出の低下により、メンテナンス回数の低減及びメンテナンス作業時間の短縮を図ることができる。

【0035】（4）反応副生成物の析出の低下により、パーティクルの発生を抑えることができ、歩留まりを良くすることができる。

【図面の簡単な説明】

40 【図1】本発明の一実施の形態の半導体製造装置およびそれを用いた半導体基板処理方法を説明するための概略断面図である。

【図2】従来の半導体製造装置およびそれを用いた半導体基板処理方法を説明するための概略断面図である。

【符号の説明】

10…反応室  
15、16、17…開口部  
21…ターボ分子ポンプ接続フランジ  
22…インターフェースフランジ  
23…ベローズ  
24、26…ゲートバルブ

(4)

特開平11-214317

5


6

25…バージ用ターボ分子ポンプ  
 27…搬送室  
 31…プレートヒータ  
 32…半導体ウェーハ  
 33…軸  
 41…プロセスガス  
 42、43、44…N<sub>2</sub> ガス  
 50…N<sub>2</sub> ライン

\* 51…マスフローコントローラ  
 52…エアバルブ  
 61、62、63…N<sub>2</sub> バージライン  
 64、65、66…バージポート  
 71、72、73…ニードルバルブ  
 100、200…枚葉コールドウォール方式半導体製造装置

\*

【図1】



【図2】

